

UNIVERSIDAD NACIONAL SAN ANTONIO ABAD DEL CUSCO

FACULTAD DE INGENIERÍA ELÉCTRICA, ELECTRÓNICA,
INFORMÁTICA Y MECÁNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA



LABORATORIO DE BIOINGENIERÍA

INFORME PREVIO N° 1:

«IMPLEMENTACIÓN DE UN GENERADOR DE SEÑAL
ELECTROCARDIOGRAFICA»

Integrantes: Espino Puma, Ruth Juana - 184657
Salazar Roa, Davis Bremdow - 200353
Docente: Ing. Jose Luis Flores Vasquez
Semestre: 2025-2V

Cusco – Perú

Enero, 2026

Introducción

Resolución en la conversión analógico digital

La resolución en la conversión analógico-digital (ADC) describe la capacidad del sistema para discriminar pequeños cambios en una señal analógica continua al convertirla en valores digitales discretos según **NIResolutionDAQ**. Esta resolución está directamente determinada por el número de bits del convertidor, ya que un ADC de N bits divide el rango completo de voltaje de entrada en 2^N niveles cuantizados **LibreTextsADC**. Por ejemplo, un ADC de 16 bits proporciona 65 536 niveles posibles. Desde el punto de vista práctico, la resolución define el menor cambio de voltaje detectable, conocido como LSB (*Least Significant Bit*), que se calcula dividiendo el rango de entrada configurado (por ejemplo ± 10 V) entre el número total de niveles. En aplicaciones biomédicas, donde las señales suelen ser de baja amplitud, esta característica es crítica para no perder información fisiológica relevante.

En las tarjetas de adquisición de datos (DAQ), como las desarrolladas por National Instruments (NI), la resolución del ADC debe analizarse junto con otros parámetros como el ruido del sistema, la exactitud (*accuracy*), la linealidad integral y diferencial, y la estabilidad del voltaje de referencia según **ADLINKDAQ**. Aunque un ADC tenga una alta resolución teórica, el número efectivo de bits (ENOB) suele ser menor debido a ruido electrónico, interferencias electromagnéticas y errores internos del circuito. En entornos hospitalarios, esto cobra especial importancia porque las mediciones deben cumplir criterios de confiabilidad y repetibilidad exigidos por normativas técnicas y de seguridad.

Mediciones diferenciales con tarjeta de adquisición de datos

La medición diferencial es una técnica ampliamente utilizada en DAQ de NI para mejorar la calidad de la señal, especialmente cuando se trabaja con señales biomédicas o sensores ubicados en ambientes con alto nivel de ruido. En este modo, el ADC mide la diferencia de voltaje entre dos entradas ($AI + yAI -$), en lugar de medir una entrada respecto a tierra. Al hacer esto, se atenúan de manera significativa los ruidos comunes presentes en ambas líneas, como interferencias de la red eléctrica (50/60 Hz), lo que incrementa la relación señal-ruido y permite aprovechar mejor la resolución del ADC.

La relación entre resolución y medición diferencial es directa: al reducir el ruido y las tensiones parásitas, la resolución efectiva del sistema mejora, ya que los niveles digitales

del ADC se utilizan para representar información real de la señal y no variaciones espurias. En tarjetas NI, además, la configuración del rango de entrada es fundamental. Seleccionar un rango lo más cercano posible a la amplitud real de la señal permite maximizar el uso de los niveles del ADC, reduciendo el valor del LSB y mejorando la sensibilidad de la medición, lo cual es esencial en aplicaciones como adquisición de ECG, EMG o sensores de presión invasiva.

Conversión D/A mediante PWM (Modulación por ancho de pulso)

En este método, no existe un DAC analógico real dentro del microcontrolador. En su lugar, se genera una señal digital cuadrada con frecuencia fija y ciclo de trabajo variable. El valor digital que se desea convertir se traduce en un porcentaje de tiempo en alto (duty cycle) dentro de cada período de la señal PWM obteniendo como resultado una señal analógica de salida equivalente a la digitalizada mediante el empleo lógico de componentes y el uso de los buses del microcontrolador como se muestra en la figura 1 el cual es un ejemplo de un mutador D/A.

Desde el punto de vista interno, el microcontrolador utiliza un temporizador que cuenta desde cero hasta un valor máximo (definido por la resolución del temporizador). Cuando el contador es menor que el valor de comparación cargado (registro PWM), la salida está en alto; cuando lo supera, la salida pasa a bajo. De esta forma, el valor promedio de la señal es proporcional al valor digital cargado.

Para obtener una señal analógica utilizable, es imprescindible un filtro pasabajos (típicamente RC o activo). Este filtro elimina la componente de alta frecuencia del PWM y deja el valor promedio, que corresponde al nivel analógico deseado. Aquí el muestreo está implícito: cada actualización del duty cycle representa una nueva muestra del valor analógico.

Conversión D/A de entrada paralela

En los DAC de entrada paralela como se muestra en la figura 2, el valor digital se presenta simultáneamente en varias líneas (por ejemplo, 8, 10 o 12 bits). Internamente, estos convertidores suelen basarse en redes resistivas R-2R o arquitecturas de fuente de corriente ponderada.

Cada bit controla un interruptor analógico que conecta una resistencia o fuente de




Figura 1: Conversión D/A mediante PWM

corriente a una referencia de voltaje. La suma de todas estas contribuciones genera un voltaje analógico proporcional al valor binario aplicado. La conversión ocurre prácticamente en un solo instante, una vez que el código digital es estable.




Figura 2: Conversor D/A de entrada paralela

Desde la perspectiva del muestreo, el DAC mantiene el valor de salida constante hasta que se aplica un nuevo código, funcionando como un retenedor de orden cero (Zero-Order Hold). Esto es ideal para sistemas donde se requiere baja latencia y alta velocidad de actualización.

Conversión D/A de entrada serial

En los DAC seriales, el valor digital se transmite bit a bit a través de un bus de comunicación (SPI, I^2C u otros). Internamente, el DAC posee un registro de desplazamiento que recibe los datos seriales y, una vez completada la palabra digital, transfiere ese valor a la etapa de conversión analógica (generalmente R-2R o corriente conmutada).

Este mecanismo desacopla el proceso de comunicación del proceso de conversión. El muestreo está definido por el momento en que el registro interno del DAC se actualiza, lo que

permite una salida estable entre muestras. Muchos DAC incluyen además un *buffer* de salida, mejorando la capacidad de manejo de carga.

Hola esta es una cita **LibreTextsADC** de prueba